微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 这个是代码没写好吗?

这个是代码没写好吗?

时间:10-02 整理:3721RD 点击:



这个不需要连线就是正常工作的吗?还是代码没写好。多余的东西哦?

嗯,看功能,和实现结构。



   累加器这种。不需要连线也是正确的吗?我都不知道哪段代码生成了这个。

初步分析是代码中这个部分没有用到,跟输出无关等等。



   那就是说。这个是可以优化掉的?

什么工具这么不智能



   ise 自带的综合xst

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top