Debussy跑仿真，Simulator设置问题请教~

时间：10-02 整理：3721RD 点击：

我的设计导入之后在Tools——Preferences——Simulation里设置simulator
选择NC-Verilog时，路径这样设置对吗?
为什么Run图标旁边的状态是Terminated?是路径的问题吗?
还有，只要点一下图标Run起来，所有debussy的窗口就全部关闭闪退了，很奇怪。
不知道问题出在哪里?谢谢~

上一篇：这个是代码没写好吗？
下一篇：在ISE13.4中使用clocking wizard创建一个分频模块没有输出信号

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器