关于DC综合的一个问题

如果上层设计例化了一个存储器，综合的时候要不要把memory compiler生成的存储器行为模型（.v文件或者.vhd文件）读进去啊?不读进去的时候，DC会告诉说找不到这个模块，但是有的人说可以不读进去。我都是把.v文件读进去，并在里面用“translate_off 和translate_on”命令。一般都没问题，但是我不知道.vhd文件怎么读进去?因为它要用到很多library，会报错。这个怎么设置?请教了！

memory compiler会生成lib文件，先用dc把lib转换成db文件，然后db加到link_library里。

   嗯，你说的这个我知道，也是这么做的。我想请教的是，把生成的存储器模型.vhd文件读进去的时候会报错，例如：[code]--------------------------------------------------------------------------
-------------------
use std.all;
LIBRARY IEEE;
use IEEE.std_logic_1164.all;
use IEEE.VITAL_timing.all;
use IEEE.VITAL_primitives.all;
use WORK.vlibs.all;
Package SRAM_1024wx32b_pkgs is
       component rdwr_SRAM_1024wx32b

这是存储器的一段vhdL代码，把这个文件读进去的时候，会报错说找不到库vlibs。请问应该怎么设置。db库已经加进去了，应该不是这个的问题。在这里用translate_off与translate_on命令，应该写在文件中的哪个位置啊?谢谢

模型文件用来仿真用的，根本就是不能综合的。综合时读db就行了。不太清楚lz为什么想把仿真模型读进去?

明白了，谢谢！本人还是新手，有许多地方还不明白。谢谢指教。