请教综合中时钟定义位置的问题.
时间：10-02
整理：3721RD
点击：
时钟的生成如下:
....
output clock;
.....
AN2D2 u_clk_gen (.A (cka), .B(ckb), .Y(clk_org));
clock = scan_mode ? scanclock : clk_org;
其中,AN2D2为二输入与门,生成clk_org;
scan_mode为dft的控制信号;
我的问题是,定义时钟时,是定义在u_clk_gen/Y 上还是定义在输出pad clock上.为什么.
谢谢大家.
....
output clock;
.....
AN2D2 u_clk_gen (.A (cka), .B(ckb), .Y(clk_org));
clock = scan_mode ? scanclock : clk_org;
其中,AN2D2为二输入与门,生成clk_org;
scan_mode为dft的控制信号;
我的问题是,定义时钟时,是定义在u_clk_gen/Y 上还是定义在输出pad clock上.为什么.
谢谢大家.
个人感觉定义在u_clk_gen/Y更好，把mux的逻辑考虑在内了。
应该是这样吧