微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Tco与Thd的关系

Tco与Thd的关系

时间:10-02 整理:3721RD 点击:
一篇面试题:

给了reg的setup,hold时间,求中间组合逻辑的delay范围
网上给的答案是:Delay < period - setup – hold
可是delay不是应该与Tco有关么?怎么扯上了Thd?难道二者相等?
哪位高手给解释一下

Tco is the time of clock to output
Thd is the time for hold.

我咋觉得应该是Tdelay < Tperiod - Tsetup – Tco;

你抄的公式不对啊。
Tdmax = Tperiod - Tsu

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top