微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > technology schematic 和RTL 仿真图中虚线代表什么

technology schematic 和RTL 仿真图中虚线代表什么

时间:10-02 整理:3721RD 点击:
technology schematic 和RTL 仿真图中虚线代表什么?是不是不可用?

主要是technology schematic 中的,不知道是什么问题。

求解答

你是指ISE中看到的technology schematic 是不?按我自己的估计,应该是表明是全局时钟和全局复位信号

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top