微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera三速以太网ip核约束问题

altera三速以太网ip核约束问题

时间:10-02 整理:3721RD 点击:
有没有哪位大虾做过altera三速以太网的工程的?mac+phy模式,ip核自带的约束文件该怎样使用才能使时序满足要求呢?

altera的mac核带phy?
在用xilinx的MAC核,不带PHY.把IP核自带的约束添加到工程中就可以了

搜索下TSE IP产生目录下的.SDC文件,看看内容,加入工程

如果是ALTERA FPGA时序约束文件要加入到.sdc文件里,如果是Xilinx FPGA约束信息要加入到.ucf文件

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top