微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC lab guide 2007.03文档中的一个不解之处

DC lab guide 2007.03文档中的一个不解之处

时间:10-02 整理:3721RD 点击:
文档第17页的Task 12中,./make_alib是什么意思啊?怎么执行不了?



   这个问题可以这么解决:你的lab2下应该有个文件夹叫“scripts”,里面应该有一个文件叫做“create_alib.tcl”。如果没有就创建一个,然后里面的内容如下:

set target_library ../ref/db/sc_max.db #注意这个路径你要写对,要确保ref的位置与你描述得位置相同
set alib_library_analysis_path ..
alib_analyze_libs
exit

然后保存。

下一步是在命令行输入dc_shell -t -f ./scripts/create_alib.tcl
要注意你输入这行指令时候的位置很重要,相信你都做到这一步了,你应该知道了。
然后你要等几分钟,命令行上面一直显示:Loading db file '。/ref/db/sc_max.db'
Analyzing: "。/ref/db/sc_max.db"
如果没有显示我说的东东,证明是路径问题,更正一下吧。
最后显示:Library analysis succeeded.
1
exit

Memory usage for this session 67 Mbytes.
CPU usage for this session 108 seconds ( 0.03 hours ).

Thank you...
就完成了。

然后你可以看看有没有产生一个叫做“alib-52”的文件夹,如果有那你就成功了!
如果还是不行请给我留言!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top