有关并行时钟数据恢复电路(CDR)

时间：10-02 整理：3721RD 点击：

RF解调出两路500K的信号到CPLD，现需要对此两路作时钟数据恢复，请问请辈大侠们该如何实现。采用过采样技术恢复可以吗?因为此两路数据传送的是同样的信息，接收到时只是存在相位有一点抖动，有没有一种方法，可以不用各自对此两路信号作时钟数据恢复，而是只针对其中一路作恢复，用此路恢复出来的时钟去接收另外一路。

上一篇：求助：低通滤波器的FPGA设计
下一篇：ibrary verilog; use verilog.vl_types.all，怎么没有见过.

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器