微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助：低通滤波器的FPGA设计

求助：低通滤波器的FPGA设计

时间：10-02 整理：3721RD 点击：

我接收的信号是：75M的中频信号，带宽是30M，我的A/D采样时钟是90MHz，然后正交下变频，低通滤波，2倍抽取。
我的低通滤波器怎么设计?
Matlab的系数设计是多少?最少的阶数是什么样的?

上一篇：FPGA设计时钟考虑
下一篇：有关并行时钟数据恢复电路(CDR)

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top