微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC的target_liberary!

DC的target_liberary!

时间:10-02 整理:3721RD 点击:
DC综合的时候,采用的是bcwc模式,那么target_liberary里面需要把slow和fast的db都写进去吗?
link_liberary应该是都要写的;

应该是要的吧。

都要写~~~

slow/fast 包含的cell都是一样的(cell name, size)。
我觉得:“link_library" 的作用是解析你的RTL code中的macro.比如:SRAM, PLL。所以只写slow 就可以了。
至于:target_library,是允许综合工具在最终的netlist里面调用(instante)的cell。所以写一个就可以了(一般用slow)。
而set_min_library 才需要把fast/slow都写进去(分析timing用的)。

学习了

同意4楼。
其实DC优化的主要是setup,fast主要是hold时需要,所以DC中不写也无所谓。



    感谢你的回答,刚才看了文档,你的回答是正确的;
    对于IO的fast lib改怎么处理?时序需要分析,怎么加进去IO的fast?
    set_operation_conditions和set_min_library都只能写一个lib;(这个我试验过)

最好,最快的办法就是自己在DC/PT下面用man command_name。
set_operation_conditions 这个只有综合的时候用,用于算delay/wire load等(具体不知道)东西。但是after place&Rout, 因为RC信息已经确定。所以在PT时,不用设置这个指令。
在综合一般就选择一个library 的operation_conditions.
对于set_min_library, 一个指令可以带一组library (min/max)。可以设置多个set_min_library 指令。



    谢谢!
    不过个人认为在p&R后做STA的时候,还是需要set_operation_conditions的,虽然寄生参数已经确定,
    但是如果用max min模式的话,
    setup time用最大延迟的参数,hold time用最小延迟的参数,如果是single的话都会用同一种参数;
    不告诉工具,工具怎么选择呢?

    请指教!

PT应该也要设置。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top