微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎样测量两个信号上升沿的时间差

怎样测量两个信号上升沿的时间差

时间:10-02 整理:3721RD 点击:
RT怎样测量两个信号上升沿的时间差

首先需要确认:
1. 需要精度多少?
2. 明确了精度以后,就可以选择用什么工具/方法来测?
3. 假如是用一个高速的clock去测,那么只要计数2个上升沿之间有多少个cycle就行了。
4. 假如精度要求不高,那么用电表、示波器、逻辑分析仪什么的可能就可以
其他的暂时没想到

谢谢 majia123qwe ,
我要测的其中一个信号的频率已经是片上的最高频率,没法用更高的时钟去测之间的周期数了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top