微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > dc综合的时候每次结果都不一样怎么办

dc综合的时候每次结果都不一样怎么办

时间:10-02 整理:3721RD 点击:
求助一下,我把约束放宽的前提下每次DC跑的结果时延和面积都不一样,有时候还会有很大差异,这个是对的吗。我把约束收紧之后,我发现开始会出现slack,我在一点一点放宽,然后再收紧,我发现原来会出现slack的约束都可以满足了,这个有问题吗!求助一下,新上手DC~

也是新手,同问题,帮顶

应该是对的吧,楼下解释!

这个地方应该使用的是模拟退火算法,不同的约束得到的结果差别很大。
这里可能也会受到上次的结果的影响。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top