微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Holdtime 可以小于0么?有么有达人给我讲下

Holdtime 可以小于0么?有么有达人给我讲下

时间:10-02 整理:3721RD 点击:
刚发错版了。再发次。╮(╯▽╰)╭。如题,导师说过holdtime可能小于零,当小于零时触发器还能正常工作,到现在我还是没明白holdtime能小于零在什么情况下会出现,而且出现了为什么不会导致不定态的出现。请大家给我讲讲,求讨论,求知识。

可以小于零,hold time是在FlipFlop的pin脚上量测的,如果data pin脚到MOS管的时延 - clk pin脚到器件内部MOS的时延 > 实际的hold time,那么,表现在pin脚上,hold time 就会使负的。



回复 2# qwpsmile 先谢谢您的解答。您再看看我理解的对不对,上面的图是我按自己画的时序图。CLK-bin是在bin上加的CLK,同理D-bin也是加在bin上的data端。但是实际上,bin到mos是有延迟的,所以clk从bin到mos上会有一定的延时 也就是Tc->mos ,而同样D也会从bin到mos端有延迟,就是图中的TD->mos,如果在bin端的数据提前在时钟上升沿到来之前翻转,如果TC->MOS与TD->MOS延迟一样的话,这时候,触发器不能正常工作,到达mos时的数据仍然在时钟上升沿前,但是如果,相对于Tc->mos 来说,数据信号能更晚的到达mos,这样的话,在内部mos上数据就会正确的保持。这样触发器就能正确工作了,而在bin管脚上,仍然会看到 holdtime是负的(相对于时钟上升沿往前看)。



    对的。

上一篇:时序约束报告
下一篇:DDR 读写效率 fifo

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top