微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 时序约束报告

时序约束报告

时间:10-02 整理:3721RD 点击:
请问下面的时序报告是什么意思?错误在哪里?该如何修改?

谢谢!

17ps的slack不用修,忽略八



    那是clock skew.
    借问,clock uncertainty计算公式由来?



    您看错了,slack是0.343ns啊!求帮助!

不好意思。
两个DFF距离是不是隔太远了?

图片看不太清楚,数据路径太长,把datapath的详细路径看一下,减少数据路径延时。另外3.884ns已经到256MHz,不知道你要跑多快


这个时序约束我刚开始,很多不懂,如果如您所说靠的太近,我该如何去做修改啊,请指点哈!谢谢!


266M


如果是两个触发器隔的太远,那么我该如何修改?谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top