微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > synplify pro 综合求助!

synplify pro 综合求助!

时间:10-02 整理:3721RD 点击:
刚刚接触synplify pro   有些问题还不了解哈    希望有人能帮忙解答一下
谢谢~
1.synplify pro在综合quartus 或者ise产生的IP核时,需要像modelsim一样加入相应的库吗?如果不加,synplify pro如何得到相应IP核的信息?
2.我用synplify pro综合一个quartus的PLL时候,产生了错误(quartus自己综合没问题),网上查了一下,大概好像是说由于quartus更新了PLL,而synplify pro里没有做相应的更新,所以出现了错误,这种情况怎么解决呢?
3.synplify pro综合出来的两种文件edif、vqm都能用于quartus的布局布线吗?它们两的区别在于什么呢?
4.quartus、ISE综合后产生的用于布局布线的文件后缀是什么呢?
5.我理解的FPGA的综合是由RTL级代码到经过优化后与器件无关的门级网表,但是用synplify pro综合的时候会要设置相应的器件,那么edif、vqm都是根据相应器件进行综合后产生的结果了吗?

更新synplify版本吧

只要添加产生的那个.v即可
edif用于xilinx vqm用于altera
这些自己多试

论坛中有很多的资料可以帮到你!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top