有关门级仿真
时间：10-02
整理：3721RD
点击：
在DC综合完之后，用VCS进行门级仿真，出来的波形只有输入信号，输出信号全是不定态，而功能级仿真完全正确，请教各位大虾，这有可能是什么原因引起的，怎么修改?谢谢！
输出的所有信号都是X?
那你看看你的RTL代码 吧， 是不是类似于 If 缺少else 或者 case() 的状态没写全导致的。
或者是 一些register没有reset值
用RTL 和 GATE分别跑两个波形 对比一下
检查，reset, clock 等关键信号。
Memory
Clock etc...
RTL代码不可能错误,可能是测试程序有问题,是不是一般和时序有关系?
sdf文件反标到器件上了么?