synopsys DC 综合的问题
时间：10-02
整理：3721RD
点击：
我综合以后的网表总是有assign， 在compile前试过下面的command还是没有用， 向大家求救呀。
set_fix_multiple_port_nets -all -buffer_constants
set_simple_compile_mode true
set hdlin_keep_signal_name none
set_fix_multiple_port_nets -all -buffer_constants
set_simple_compile_mode true
set hdlin_keep_signal_name none
高人，你用的命令我怎么都看不懂
sdfsfsdfs
fgdfgdfgdfg
建議利用foreach 的command去對所有的module
下set_fix_multiport_nets 的command
我也曾發生過只在最上層下這指令時，還是會有assign的殘留
但是對所有module下過以後，就沒這情形了
希望對你有幫助
试试 set verilogout_no_tri true
小编，你的问题解决了不呢?诚心求教怎么解决的。我也遇到相似的问题