ddr的调试

时间：10-02 整理：3721RD 点击：

程序在virtex2板子上调试通过了，没有问题，修改DCM和ucf文件后，用chipscope抓取读写数据，写数据和地址对应着是对的但是读的时候有命令和地址也有数据，但是如果在地址1，2，3, 4 , 5这五个地址中写入6,7,8,9，a,对应的地址读的时候就是a,6,7,8,9,请问都是什么原因导致呢

大家又没有知道的呀

上一篇：ise综合时，报Unable to place this RPM这个错误！
下一篇：synopsys DC 综合的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器