微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于 cyclone IV 的问题

关于 cyclone IV 的问题

时间:10-02 整理:3721RD 点击:
用QUARTUS II 10.1 对cyclone IV 器件进行一个简单的跑马灯的测试,结果编译报告说Critical Warning: Timing requirements not met
我就不明白了,是不是哪儿应该设置一下? 求高手解答

时序不满足。

刚刚使用CYCLONE IV弄了一个跑马灯实验,编译报告说timing requirenment not met 但是下载到芯片里确实是按照设计来的,这是怎么回事儿呀?



想问一下你,有没有cycloneIV的管脚配置?发到邮箱好呗  384912694@qq.com  ,谢谢

代码有问题~

可能没有设置时钟的频率

没写SDC时序约束,Quartus会自动定义时钟频率为1GHz,综合完跑不到1GHz所以报Warning
别只顾着看Warning,看看Warning前后的Info就知道了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top