PCIe问题

时间：10-02 整理：3721RD 点击：

各位大侠，我现在在V5上实现PCIe接口的数据通信，现遇到几个问题求助：
1.生成核配置进去后插入机箱后无法识别，插入机箱后主机毫无反应，现在初步分析频率没有进去，请问UCF文件的写法，使用核自己生成的UCF文件是否可行?
2. core_clk和user_clk的区别?外部时钟是否直接接在GTP的时钟端口就好?
3. PCIe插槽上的ref_clk+ 和 ref_clk-这一对时钟信号是由计算机提供还是由PCIe板提供?

位置约束当然和你的板子有关，按照原理图连把

能加你QQ向你请教请教吗

上一篇：关于 cyclone IV 的问题
下一篇：xps编译出错，求解答

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器