Debussy怎么看wire数组？
时间：10-02
整理：3721RD
点击：
Verilog2001支持wire型数组，例如可以定义 wire[3:0] syn_sig[0:15];
怎么在Debussy下看这个?可以把wire型数组当做memory来debug么?或者有什么别的途径呢?
怎么在Debussy下看这个?可以把wire型数组当做memory来debug么?或者有什么别的途径呢?
看帮助文档啊 我记得可以直接dump的
$fsdbDumpMem