微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问从下面这个FPGA的综合结果,能够知道这个模块的一些什么信息?谢谢

请问从下面这个FPGA的综合结果,能够知道这个模块的一些什么信息?谢谢

时间:10-02 整理:3721RD 点击:
请问从下面这个FPGA的综合结果,是否能够知道这个模块的需要多少们的资源,还有啥其它信息?谢谢

[quot[[img][img][img][img][img][/img][/img][/img][/img][/img]img][/img]e][/quote]

图片,希望看得到


用了多少门很难估算了。只能大概算算用了多少lut。而且你还用了dsp block。最好取消dsp block。看看用了多少lut就大概有数了。
如果你想移植到别家的产品上。直接用那家的软件综合一下最好。各家产品结构不一样。综合器出来的东西还是很大区别的。

请问,
如何取消DSP block呢?

这个一目了然啊,要看看synopsys的综合结果,那可复杂了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top