微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问什么是false path 和multi-cycle path?

请问什么是false path 和multi-cycle path?

时间:10-02 整理:3721RD 点击:
查了些资料还是很模糊,忘知道的指点一下,multi-cycle path说是需要多个cycle才能完成的path,为什么不把path分成几个cycle呢?

multi-cycle path可以理解为降频之后的时序路径,由于设计的需要,要求在多个时钟内处理完数据即可
一般默认的是single-cycle path,要求所有逻辑处理必须在一个周期内完成
如果multi-cycle path不特定指明约束的话,工具将对该路径进行single-cycle path约束,这样势必增加些不必要的area

可以下ALTERA提供的培训资料看看,讲得很好,论坛上应该有。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top