微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于数字cmos电路的功率问题

关于数字cmos电路的功率问题

时间:10-02 整理:3721RD 点击:
我现在用90nm工艺采用hspice仿真一个类似存储器的电路(500MHz),在翻转时的平均功率要小于激励稳定不翻转时的平均功率,为什么呐?翻转时难道没有静态功耗?漏电不明显?谢谢大侠指点。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top