微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 用encounter布局布线, 会导致形式验证不过?

用encounter布局布线, 会导致形式验证不过?

时间:10-02 整理:3721RD 点击:
用encounter9.1做PR,突然有一次形式验证过不了,422个DFF的D不对。
Formality将我imp里面的一些DFF认成了latch,compare时就对不上。
和之前的相比,log中多了如下信息:
Match:  2(2) cycles broken in reference(implementation) design
Verify:  Exiting fast netlist verification mode. Verification progress reports may restart at a point which is less than the last reported value.
我怀疑Formality将我的设计分成两部分,分别验证了。
还望路过的大侠指点一二。
先行谢过!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top