关于DC网表综合中的memory
时间：10-02
整理：3721RD
点击：
用ARTISAN生成的synopsys模型，转成.db
综合时被当成blackbox进行分析，网表仿真vg 中发现会找不到该模块，仿真结果出现红线。
如何正确的进行网表仿真呢?
综合时被当成blackbox进行分析，网表仿真vg 中发现会找不到该模块，仿真结果出现红线。
如何正确的进行网表仿真呢?
memory module是不会写到综合后的netlist里面的，仿真的时候需要读memory的“.v”库文件的
明白了，那designware的仿真文件要不要呢 会不会DC也不会写到netlist里面呢?
你自己看看仿真工具有没有报DW的blackbox就好了
dw只是门级的描述，通常是没有map到具体的standard cell的，在综合完成的netlist中会写出dw的门级表述