微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个ncverilog在compile时定义路径变数的问题

请教一个ncverilog在compile时定义路径变数的问题

时间:10-02 整理:3721RD 点击:
请教一个ncverilog在compile时的问题
假设:
有一个 testl.v 档放在路径  /home/proj/rtl/test.v
有一个arugument 档 test.f 放在路径  /home/proj/sim/
test.f的内容包含着一行test.v的路径
------
/home/proj/rtl/test.v
------
也有一个script 档 run.sh放在路径  /home/proj/sim/
run的内容有一行是
ncverilog -f test.f
我希望能在 run.sh 档里面定义环境变数 $rtl_dir 来替代路径字串' /home/proj/sim '
并将 test.f里面原本的那一行
    /home/proj/rtl/test.v
改写成
  $rtl_dir/test.v
不知道在run.sh里面及test.f里面语法该怎写才能实现这目的呢?
或者有没其他类似的方法?
谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top