微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 仿真Altera DDR2 IP Core

仿真Altera DDR2 IP Core

时间:10-02 整理:3721RD 点击:
我在仿真Altera DDR2 IP Core的时候,先写入20个数据,再读出这20个数据,再按照这样循环。可是我发现循环了29圈就停住了,DDR2的控制信号全为高电平,local_ready不能恢复有效状态!?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top