微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:ISE与Synplifypro问题

请教:ISE与Synplifypro问题

时间:10-02 整理:3721RD 点击:
ISE中调用Synplify pro进行综合,想在不同模块时选用不同的synthesis option但是不行,修改只能针对所有加入工程的模块不能够针对独立的模块,因为一旦修改已经综合完成的模块就需要重新综合!请问有什么方法可以对不同的模块实行不同的综合?

请教:ISE与Synplifypro问题
synplify本身就和DC不同,它是自顶向下的结构的。
你可以针对每个模块加好约束,然后一起综合试试。

请教:ISE与Synplifypro问题
你是说在ISE 中对每个模块约束,调用synplify pro综合?
那么再加顶层约束呢,究竟工具认哪个约束?

请教:ISE与Synplifypro问题
我一般的做法是用synplify综合好以后在ise里面调用前者生成的edf文件。
这样synplify和ise是分别加约束条件的,而且都有各自的语法使得某条条约束语句只是针对某个模块的。



    你好!你能不能举个例子,说一下具体的做法,怎样把edf加入ise里综合,谢谢!


我的也有问题。ise 那调用会出错,但单独用就没什么事。可能是授权有问题吧

学习学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top