微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > PLL没锁定前输出时钟是什么

PLL没锁定前输出时钟是什么

时间:10-02 整理:3721RD 点击:
是持续的低电平吗?

也是时钟。不过频率不满足你要的时钟频率。

那是相当的不满足啊………………

是频率不稳定不稳定的方波型号罢了

沒鎖定的話..我想他應該是會亂跑吧...

你有KVCO的嘛,在一个电压下它的频率对应一个值。电压变,频率就变啊。你稳定也是相对稳定的,你的控制电压受到CP和电阻的噪声等等的影响,控制电压也会在一定的很小范围内变化的。

仿真模型上显示的是X,但是实际物理上应该是有输出的只不过是杂乱的,我觉得

用频谱仪观察是频率连续变化的信号

clock, but frequency is always changing and unstable

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top