微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于综合时的set_drive_cell命令

关于综合时的set_drive_cell命令

时间:10-02 整理:3721RD 点击:

大家好:
      本人综合时遇到个问题无法解决,希望得到高人指点。
就是在用到set_driving_cell 命令时,我的输入信号是由同步的ram来驱动的,但这个ram的输出与时钟是不同步的,那这个命令怎么用呢?
先谢谢了。

set_drive_cell只是用于决定驱动大小,没必要非要找个ram来驱动

好帖 学习了

2楼有理。



    我知道没必要,可是我实际驱动的就是ram,所以肯定要模拟这个值啊,不可能随便设这个值吧,我现在想知道的是如何确定这个值。
谢谢坛友关注。

LZ到底是你的信号驱动RAM呢?还是RAM来驱动你的信号?



    两种情况都会有,但是我的输出驱动ram时,由于ram的输入是与时钟同步的,就相当于我的输出驱动一个触发器,这个好解决。
但是ram驱动我的模块时,它的输出不与时钟同步,并且我也不清楚它的输出驱动能力是多少。

同步ram的输出怎么会与时钟不同步呢?set_drving_cell决定输入transition



    这种ram应用很多的,因为如果输出同步的话,输出就会晚一个时钟,我们现在用的就是这样的。

Your hierarchy separation has a bit problem. It's better to add one DFF between RAM and your block.
If can't, you shall not use "set_drive_cell", You can use other commands, main target is to add some delay for setup time/hold time calculation. So in top level integration, you still can use boundary optimization to optimize timing. But in block level, you have to do that.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top