关于core的问题

FPGA都一样。
但是代码要移植到ASIC的话，还是instance memory macro比较好移植。在ASIC上，大的memory都不能RTL code的。

楼上正解，ASIC不用RTL Code，FPGA你写了，也是block memory 工具会自动综合，但是代码要符合规格

    关键是，感觉RTL写的timing比core生成的效果还要好，这点有点困惑。

软件生成的RAM core会有一些其他的逻辑保持core的通用化
而你自己写的就只有你所需要的功能
如果你真的关心这部分
ram core生成应该可以生成verilog代码，看一下区别呗