请教有什么电路可以将输出的时钟改变它的占空比，但周期不变

数字电路就可以了

为何有这种奇怪的要求?
假设clk_o是源时钟
clk_buf是经过buff延迟25%相位的时钟
clk_g = clk_o & (~clk_buf);
clk_g是25%占空比

我觉得可以用锁相环产生两个相位偏移的时钟,再将两时钟用逻辑电路合起来

优先使用PLL来实现，要是没有的话用更高频率的计数器来打节拍，用当前时钟为门控时钟做吧

阻容元件+施密特整形