微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教大家一下,如何准确的评估逻辑使用规模

请教大家一下,如何准确的评估逻辑使用规模

时间:10-02 整理:3721RD 点击:
现在公司成本扣的厉害,FPGA选型变得很严格了。
请问大家有没有较好的估计逻辑规模的办法

代码写出来跑一遍看下,大概估算

如果要将FPGA嵌入到实际应用中的话,选型当然要严格啊,不然多浪费啊

看你用的是否是成熟代码,已经用过的,然后把里面的量加起来,如LUT和REG等,
对于PLL,RAM和DSP等硬核,这个比较好精确计较。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top