请教高手用FPGA产生伪随机码有哪些方法

Try this:
Xilinx Virtex4/5/6: 用CRC32。输出连输入，每个时钟他的输出应该是“伪”随机。
（或者CRC输入是 加1的counter输出（from DSP)亦可）。
这样logic cell cost 0.

太牛了

有本原多项式的，然后寄存器抽头做异或

楼上说的都可行

niu~

e ...............qiang

这个东西。有点简单啊

谢谢小编共享！