微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > create_generated_clock命令的使用?

create_generated_clock命令的使用?

时间:10-02 整理:3721RD 点击:
create_generated_clock命令的使用?
小弟有一问题请教: create_generated_clock 命令里如果我想使用 -add  -master_clock那些属性来描述generated clock的源时钟超过1个的情况, 完整的语法应该是怎么写呢
假设 clk_gen 可能来自3个时钟clk1, clk2, clk3 的二分频(即clk1, clk2, clk3先Mux让后二分频), 完整的命令应该怎么描述呢. 谢谢

create_generated_clock其实是用来告诉DC或者PT如何计算后面的时钟周期,tool不会根据逻辑来计算分频数,
所以最好用case_analysis来指定是从mux的那个输入端走路径,这样PT就可以正确的计算延迟。

一次性定义3个generated clock 应该是不可能。

同意2楼一间

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top