微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教个线网WIRE语法

请教个线网WIRE语法

时间:10-02 整理:3721RD 点击:
我的理解是X=A+B,Y=X+B 在门级建模中需要对X进行WIRE的申明 然后我看到有个例子是直接对输入信号定义的 模块中这个信号再赋值给一个寄存器 想问下这时定义输入WIRE是何意义呢 还有WIRE一般还用在什么时候呢

你可以想成是一个中间变量的形式,或者给某根连线另外取个名字,用这个名字来代替前面一大堆逻辑怎么得来的,这样简洁省事。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top