微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请较一下有关MUX的问题

请较一下有关MUX的问题

时间:10-02 整理:3721RD 点击:
各位大大你好
小弟有问题想请各位帮忙

在做期末专题的时候
需要用到MUX来选择
以下是我用的电路
http://www.go2upload.com/view/2/372bc3.html
不过交上去之后
听助教讲说好像可以用更少的gate数量来实现MUX
小弟我对此还蛮好奇的
所以想请知道化简方法的大大们
拨个空指导我一下
让我长长见闻

谢谢

基于传输门
6个晶体管

MOSFET大大你好
谢谢你的解答
原来可以减少到这么少的程度
不过我还是不太清楚该怎么安排这6个晶体管耶
能请你简单画个图或者是再说明详细一点
让让我了解一下

谢谢

mux和x-or在工艺库中是基于传输门的,所以没有想象中那么大

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top