微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个关于VCS的问题

请教一个关于VCS的问题

时间:10-02 整理:3721RD 点击:
在做VCS的时候,报这个错误,然后就跑不下去了,请教高人指点一下吧,谢谢啦!
"smic18.v", 11012: Timing violation in tb_top_pll.top_pll.PFD.down_reg
    $width( negedge RN:952723,  : 952844, limit: 132 );

timing violation?你是后仿还是前仿?
另外看报出问题的地方在你PLL里面,建议加上+notimingcheck(如果是前仿的话)

做的是后仿,能不能再具体说一下啊呵呵O(∩_∩)0

check down_reg , 看輸入是否 width太短.

在PT里看吗?

关注中。

timing violation.
但是没有道理run不下去

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top