关于ise布局布线的问题！（在线急等）
时间：10-02
整理：3721RD
点击：
大家好，我是刚开始学习FPGA的菜鸟，现在在做一个小项目，遇见一个布局布线方面的问题，一直解决不了，希望大家能给点指导意见，到底是哪里出现问题，应该怎么样来解决这问题，谢谢大家了！
错误提示如下：
FATAL_ERRORortabilityortDynamicLib.c:358:1.27 - dll open of library <F:/Xilinx91i/xilinx/bin/nt/libPlXil_Clocks.dll>
failed due to an unknown reason. Process will terminate. For more information on this error, please consult the
Answers Database or open a WebCase with this project attached at http://www.xilinx.com/support.
错误提示如下：
FATAL_ERRORortabilityortDynamicLib.c:358:1.27 - dll open of library <F:/Xilinx91i/xilinx/bin/nt/libPlXil_Clocks.dll>
failed due to an unknown reason. Process will terminate. For more information on this error, please consult the
Answers Database or open a WebCase with this project attached at http://www.xilinx.com/support.
看看下面这个网页，貌似是个已知的问题。希望有所帮助
http://www.xilinx.com/support/answers/29153.htm
2# airland
谢谢啊，不过这个我也看过了，貌似也解决不了问题啊
我用的是9.1i sp3版本吧，是9.1的最高版本了，网上找了好半天的资料也没有实质性的进展，还是谢谢你了
如果不是设计的问题，有可能是平台运作出了问题。
可以重新建个工程试试
谢谢大家了，这个问题差不多给解决了！
多多向大家学习，多多交流！
怎么解决的呀
同问怎么解决的
7# oceanpie
好像是在代码中设置管脚属性吧，具体我也忘了，不知道我做了笔记了没，如果做了我待会找出来，和大家分享吧
我之前一直是这个管脚处错误i，我这样定义了其管脚的属性过后，就没出错了，但是貌似在下一步又出现了其他的问题，不知道和这有关系没
attribute clock_buffer : string;
attribute clock_buffer of "fosc_j" : signal is "IBUFG";
学习中。