微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 单片机与CPLD总线接口问题

单片机与CPLD总线接口问题

时间:10-02 整理:3721RD 点击:
请问当当CPLD与MCU采用总线接口时,地址总线和数据总线复用,控制信号有ALE,RD,WR,那这样的话:
1.CPLD是否可以不需要外部时钟,而直接用ALE,RD,WR作为CPLD的时钟?
2.是否应该很关注MUC的总线时序?要严格遵守其数据建立时间和数据保持时间?在cpld代码编写中需要有等待时间吗?
谢谢! 机与cpld总线接口问题

谢谢!

re: 1.可以直接用ALE,RD,WR作为CPLD的时钟;
    2.建立保持时间在做逻辑中都是需要满足的。
    3.一般通过事件或中断触发方式通信,不需要等待,一般的CPLD端需要RAM支持

非常感谢,谢谢!

看的不太懂

呵呵,学习啦

呵呵,学习学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top