微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 最近刚学会使用ModelSim,问一下有没有办法提升仿真的速度?

最近刚学会使用ModelSim,问一下有没有办法提升仿真的速度?

时间:10-02 整理:3721RD 点击:
最近用ModelSim进行VHDL代码的功能仿真,3秒的runtime居然要花将近20分钟才能仿真完。
有没有什么选项设置可以让仿真更快一点?还是说是我的设计上有问题才导致那么慢?还是因为电脑配置不行?

刚刚学习,看看有没有参数设置之类的东西。

限制dump signal的數量

3秒?貌似太长了吧,我一般只仿真3毫秒……

首先你仿真的时间挺长,这个必然需要时间,20分钟已经不错了,要是到时序网表仿真,信号多一点,估计一周都仿不完。限制观察的信号是一个方法,另外一个就是尽量控制仿真时间,有些信号的变化,你不用等待自然情况,你可以使用force命令去强制产生。

3秒20几分钟!
LZ,已经很快了!
你可以不dump fsdb,再把time scale改大,再优化rtl,少写always@*之类的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top