微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为什么PMOS比NMOS阈值电压高

为什么PMOS比NMOS阈值电压高

时间:10-02 整理:3721RD 点击:

下面是用HSPICE仿真的MOS管参数
mp drainp gatep Vdd Vdd pch l=2 w=20 ad=100 pd=20 as=100 ps=20
mn drainn gaten Gnd Gnd nch l=2 w=8 ad=40 pd=8 as=40 ps=8
scale=0.1u
仿真结果显示PMOS具有较高的阈值电压,请问为什么?
谁能解释一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top