微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 程序中使用ISE的IP核的情况下由synplify调用ISE的疑问

程序中使用ISE的IP核的情况下由synplify调用ISE的疑问

时间:10-02 整理:3721RD 点击:
我的程序中使用了ISE的core generator生成的双口ram,我想使用synplify作为综合工具,然而从ISE中调用synplify综合的话综合是在后台进行的,只有综合完成后才能打开synplify查看结果。
然而我希望通过直接使用synplify来帮助我添加约束,所以我将编好的程序用synplify新建了一个工程,添加完约束并综合后,从synplify来调用ISE,在ISE中继续执行Implement操作时就报错了,就是关于我用core generator生成的ram的,错误为:
ERROR:NgdBuild:604 - logical block 'chushi/cmem' with type 'dram' could not be
   resolved. A pin name misspelling can cause this, a missing edif or ngc file,
   or the misspelling of a type name. Symbol 'dram' is not supported in target
   'virtex4'.
我确认了语法上没有错误,那就可能是“a missing edif or ngc file”这个可能了,而synplify综合完后提供给ISE使用的只有一个.edf的网表文件啊,找不到edif 或 ngc类型的文件,这是怎么回事呢?

刚看了下ISE的用户手册,当以edif为顶层源文件类型时,顶层文件是edn、edf或者ngc格式的都行,那应该就没问题了才对。难道使用ISE的IP时还有什么额外要注意的地方?

same issue.

它的综合库本身就不一样,这样做没有意义的

把edif文件放到工程目录下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top