微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合模块划分

DC综合模块划分

时间:10-02 整理:3721RD 点击:
大家好,请教个问题,在DC综合的时候,怎样去定义模块的group情况,就是在顶层上面给了约束,不想让DC直接在顶层上把所有的模块打平,仅对于划分好的功能模块内部进行打平,谢谢!
功能模块内部打平后,综合的时序优化会好些,因此想请教大家该怎么实现。

没记错的话,group命令有个-level选项,可以按照要求划分模块层次。具体使用可参阅dc的help。

2# sagegao
好的,谢谢,我找下
我的想法是能否在顶层上做约束,然后让工具按照我们划定的模块情况来进行打平,模块内打开,模块间不打平。
DC中的compile是默认不打平的,我试过用compile中的autoungroup选项,不好效果一般。
compile_ultra默认是将设计autogroup的,用compile_ultra设计的综合效果要比compile好很多。
不知大家觉得对于一个不是特别大的设计而言(compile_ultra大概需要15分钟),直接顶层约束,用compile_ultra来做autogroup,出来的效果与用手动group的效果哪个较好呢?
谢谢大家的意见!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top