菜鸟问时序问题

用ISE，如果综合report里面说能跑到300MHz，那么再经过map、place and route后，能跑到的频率会变吗?如果会变化，是跑的频率更高，还是低呢?（没有任何时序约束）
再问个问题，加入时序约束的具体数值应该如何选择?比如说现在没加时序约束的话，能跑到300MHz，那么加了时序约束的话，跑的频率更高，还是低呢?
还有就是，加时序约束是在什么时候加入，map之前还是之后?place and route之前还是之后?

经过map、place and route后，能跑到的频率会变的更低。因为布线之后得到了走线的时延信息，这个在综合之后是没有的。
加时序约束是告诉综合布线工具按照你的要求来布线，可能是跑不到你要求的300M也很正常。
这个最高频率和你的设计中使用的资源量有关系。
translate时就会把约束读入，后面的过程都会用到。

时序约束是在map、place、route之前加。

那么一般时序约束怎么弄呢
如果我将周期设为8ns，也就是125MHz
pad to setup 和 clock to pad这两个如何定呢?

2# 我将真事隐去

时序约束一般分为周期约束和接口时序约束两个大类。
周期约束就是你讲的内部逻辑跑在多高的频率，
接口时序约束就是保证输入输出接口满足FPGA的外围芯片的要求。

学习啦

也想知道啊

陌生人，我也为你祝福