微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎么用verilog编写链表管理队列啊?

怎么用verilog编写链表管理队列啊?

时间:10-02 整理:3721RD 点击:
怎么用verilog编写链表管理队列啊?有没有人有做好的例子参考?我不熟悉C语言不知道是不是跟C的一样的?

用块位宽大点的RAM,前面做数据,后面做链表指针就可以了

那要找一个数据的时候怎么去找那个链表指针啊?

2楼说的很清楚了
首先这个链表得有一个头,然后,其他节点的数据结构可以简单的弄成前面数据后面下一个节点的地址
这样来就好了

就是我要管理的时候必须有几个寄存器,一个链头,一个链尾,一个下一个链表指针?

建议小编去看下简单的数据结构

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top