微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教---加法器速度

请教---加法器速度

时间:10-02 整理:3721RD 点击:
数模混合电路中需要用到加法器,并且对时间开销的约束非常严格,故请教大家:
一般主流的0。18UM工艺,实现一次5位加法需要多少时间呢?1ns能搞定吗?

太令人失望了,咋没人指点呢?难道大家都不关注速度?

看看!

看看!

1ns肯定可以搞定 绰绰有余

如果是同步design,1ns,难啊,你的clock跑1G?
除开setup、hold就没剩多少了。

和加法器采用的结构有关

1G is not so fast in IC

上一篇:菜鸟感言
下一篇:请教FPGA问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top