请教FPGA问题

两FPGA间传递数据，A为主控，A向B发送控制信号enable，当enable置低时，B向A传递数据（8位双向总线），这时当总线上有多位数据同时发生逻辑翻转时，B输入端的enable信号上会出现一个毛刺，不知道是什么原因?

要看你ENABLE怎么来的，是通过组合8BIT数据来的话是有可能有毛刺的，其他也有可能是数据线布线与ENABLE太近了导致干扰。

楼上说的正理，看控制信号产生的源头和机理，以及传输的线路

加个d触发器锁存下有没有改善阿

用什么工具看到的毛刺?示波器?

一般情况下采用同步设计，只要毛刺不在时钟边沿上出现，不会对系统工作产生问题，因为采不到
该毛刺。但是还是需要搞清楚毛刺是哪来的。希望小编回复处理结果，也不枉大伙的热心啊。

看enable信号是怎么产生的，如果不是这里的问题就可能是线上的干扰了

2楼说得正确

时序仿真先，如果没有毛刺，再用板级仿真

说得不错

output shall use DFF.